四、 电子电路故障检查的一般方法

　　对于新设计组装的电路来说，常见的故障原因有：

　　(1)实验电路与设计的原理图不符;元件使用不当或损坏;

　　(2)设计的电路本身就存在某些严重缺点，不能满足技术要求，连线发生短路和开路;

　　(3)焊点虚焊，接插件接触不良，可变电阻器等接触不良;

　　(4)电源电压不合要求，性能差;

　　(5)仪器作用不当;

　　(6)接地处理不当;

　　(7)相互干扰引起的故障等。

　　检查故障的一般方法有：直接观察法、静态检查法、信号寻迹法、对比法、部件替换法旁路法、短路法、断路法、暴露法等，下面主要介绍以下几种：

　　1. 直接观察法和信号检查法：与前面介绍的调试前的直观检查和静态检查相似，只是更有目标针对性。

　　2. 信号寻迹法：在输入端直接输入一定幅值、频率的信号，用示波器由前级到后级逐级观察波形及幅值，如哪一级异常，则故障就在该级;对于各种复杂的电路，也可将各单元电路前后级断开，分别在各单元输入端加入适当信号，检查输出端的输出是否满足设计要求。

　　3. 对比法：将存在问题的电路参数与工作状态和相同的正常电路中的参数(或理论分析和仿真分析的电流、电压、波形等参数)进行比对，判断故障点，找出原因。

　　4. 部件替换法：用同型号的好器件替换可能存在故障的部件。

　　5. 加速暴露法：有时故障不明显，或时有时无，或要较长时间才能出现，可采用加速暴露法，如敲击元件或电路板检查接触不良、虚焊等，用加热的方法检查热稳定性差等等。

　　五、 电子电路设计性实验报告

　　设计性实验报告主要包括以下几点：

　　1. 课题名称

　　2. 内容摘要

　　3. 设计内容及要求

　　4. 比较和选择的设计方案

　　5. 单元电路设计、参数计算和器件选择

　　6. 画出完整的电路图。并说明电路的工作原理

　　7. 组装调试的内容，如使用的主要仪器和仪表、调试电路的方法和技巧、测试的数据和波形并与计算结果进行比较分析、调试中出现的故障、原因及排除方法

　　8. 总结设计电路的特点和方案的优缺点，指出课题的核心及实用价值，提出改进意见和展望

　　9. 列出元器件清单

　　10. 列出参考文献

　　11. 收获、体会

　　实际撰写时可根据具有情况作适当调整。

　　六、 电子电路干扰的抑制

　　1. 干扰源

　　电子电路工作时，往往在有用信号之外还存在一些令人头痛的干扰源，有的产生于电子电路内部，有的产生于外部。外部的干扰主要有：高频电器产生的高频干 扰、电源产生的工频干扰、无线电波的干扰;内部的干扰主要有：交流声、不同信号之间的互相感应、调制，寄生振荡、热噪声、因阻抗不匹配产生的波形畸变或振荡。

　　2. 降低内部干扰的措施

　　(1) 元器件布局： 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分(如继电器，大电流开关等)这三部分合理地分开，使相互间的信号耦合为最小。

　　(2) 电源线设计：根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。 同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

　　(3) 地线设计：在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题(详细方法见下节接地)。

　　(4) 退藕电容配置线路板设计的常规做法之一是在线路板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：

　　电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。

　　原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙 不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。

　　对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片 的电源线和地线之间直接接入退藕电容。电容引线不能太长，尤其是高频旁路电容不能有引线。

　　此外，还应注意以下两点：

　　在印制板中有接触器、继电器、 按钮等元件时。操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF。

　　CMOS的输入阻抗很高， 且易受感应，因此在使用时对不用端要接地或接正电源。

　　3. 降低外部干扰的措施有：

　　(1) 远离干扰源或进行屏蔽处理;

　　(2) 运用滤波器降低外界干扰。

　　七、 接地接地分安全接地、工作接地

　　这里所谈的是工作接地，设计接地点就是要尽可能减少各支路电流之间的相互耦合干扰，主要方法有：单点接地、串联接地、平面接地。在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。在地线设计中应注意以下几点：

　　1. 正确选择单点接地与多点接地

　　在低频电路中，信号的工作频率小于1MHz,它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。当工作频率在1~10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20,否则应采用多点接地法。

　　2.将数字电路与模拟电路分开

　　电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

　　3. 尽量加粗接地线

　　若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗。

　　4. 将接地线构成闭环路

　　设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。